Estado Finito

  • ¡Empieza aquí!
  • Blog
  • Contacto
  • Acerca De

Contadores en VHDL

2016/10/29 por Carlos Ramos 8 comentarios

Aquí se describe la teoría básica de contadores, así como varios modelos en VHDL, incluyendo poco a poco unos cuantos componentes del módulo.

Archivado en: Módulos, VHDL Etiquetado como: Basys2, VHDL, Xilinx

De binario a siete segmentos: la conversión

2014/05/16 por Carlos Ramos 33 comentarios

Módulo en VHDL que convierte un número binario de nueve bits a su representación en BCD de tres dígitos, y posteriormente muestra los datos en visualizadores de siete segmentos.

Archivado en: VHDL Etiquetado como: Basys2, VHDL, Xilinx

Metrónomo en VHDL (2 de 3): ¿Alguien dijo variable?

2014/05/09 por Carlos Ramos Deja un comentario

Módulo en VHDL que utiliza una ROM con los datos de 512 factores de escalamiento diferentes, mismos que sirven para crear un «divisor de frecuencia variable».

Archivado en: VHDL Etiquetado como: Basys2, VHDL, Xilinx

Usando Xilinx ISE Simulator

2012/12/04 por Carlos Ramos 2 comentarios

Esta pequeña guía detalla los pasos necesarios para realizar una simulación con ISim (o Xilinx ISE Simulator).

Archivado en: Teoría Etiquetado como: Xilinx

Reloj digital con alarma

Ahora cuento con un curso en Udemy sobre la creación de un reloj digital con alarma, con especial énfasis en el diseño de máquinas de estado finito: Ver curso

Minicurso de reloj digital

¡Crea un reloj digital en VHDL, con ajuste manual, con este mini-curso gratuito!

Acerca del autor

Imagen de perfil Mi nombre es Carlos Ramos, y soy M. en C. en ingeniería eléctrica. En mi tiempo libre escribo sobre el desarrollo de sistemas digitales, o cualquier cosa relacionada a VHDL o FPGA. Más.

Entradas recientes

  • ¿Cómo utilizar múltiples relojes en VHDL?
  • Configurando la Basys 3 en Vivado
  • Un LED parpadeando, en VHDL
  • Contadores en VHDL
  • Metrónomo en VHDL (3 de 3): Ahora me ves

Lo más popular

  • De binario a siete segmentos: la conversión 33 comentarios
  • Divisor de frecuencia con VHDL 81 comentarios
  • Reloj digital con VHDL 106 comentarios

Etiquetas

Alliance Basys2 Basys3 C# Fedora Linux Pygame Python Serial VHDL Vivado WordPress Xilinx

Conecta con Estado Finito

  • E-mail
  • GitHub
  • Youtube

Estado Finito