Digamos que, por alguna razón, necesitas incluir dos relojes en tu módulo en VHDL. ¿Cómo le haces? Puedes ver el siguiente video o continuar leyendo la entrada: En el listado 1 tenemos un fragmento de código con lo que queremos hacer: modificar una salida en base a dos frecuencias distintas, el reloj 1 o el reloj 2. Al querer sintetizar en Vivado, obtenemos un error: Resulta que no puede haber un else,…
Otros
noviembre 17, 2017